>>>>>希赛网拼团活动，软考视频教程享5.5折大优惠

    软考系统分析师在2017上半年开考，希赛小编为大家整理了一些系统分析师教程知识点精讲，以下是有关Cache的讲解，希望对准备参加考试的你有所帮助。

      Cache

      计算机常用的三级存储体系是cache、主存、辅存，理论依据是程序访问局部性。这三个级别从左向右容量越来越大，价格越来越低，速度越来越慢。

      使用cache改善系统性能的依据是程序的局部性原理。

      局部性分为时间局部性和空间局部性：

      时间局部性：如果一个信息项正在被访问，那么在近期很可能还会被再次访问。程序的循环，堆栈等是产生时间局部性的原因；

      空间局部性：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。

      Cache工作原理

      依据局部性原理，把主存储器中访问概率高的内容存放在cache中。当CPU需要读取数据时，首先在cache中查找是否有所需内容，如果有，则直接从cache中读取；若没有，再从主存中读取该数据，然后同时送往CPU和cache。

      如果CPU需要访问的内容大多能在cache中找到（访问命中），则可以大大提高系统性能。

      CPU发出访存请求后，存储器地址先被送到cache控制器以确定所需数据是否已在cache中，若命中则直接对cache进行访问。该过程称为cache的地址映射。常见的映射方法有直接映射、相联映射和组相联映射。

      Cache中数据装满后必须淘汰现有数据，装入新数据，淘汰算法有：随机淘汰法、先进先出法FIFO、近期最少使用淘汰法LRU。

      Cache写数据常用方法包含以下几类：

      写直达：当要写cache时，数据同时写回主存储器，也称为写通。

      写回：CPU修改cache的某一行后，相应数据不立即写入主存，而在该行被从cache中淘汰时，才把数据写回主存储器中。

      标记法：对cache中的每个数据设置一个有效位。当数据进入cache后，有效位置1，当CPU要对该数据进行修改时，只需将其写入主存储器，并将该位清0。当要从cache中读取数据时，需要测试其有效位：若为1则从cache中取，否则从主存中取。

      Cache存储器一般采用静态随机访问存储器（SRAM）技术，速度比动态RAM（DRAM）快。

      CPU与cache之间的数据交换是以"字"为单位，而cache与主存之间的数据交换是以"块"为单位，一个块由若干字组成。

      Cache有三种映像方式：直接映像方式，全相联映像方式，多路组相联映像方式：

      1．直接地址映射（direct mapping）：主存中每一个块只能映射到某一固定的cache中。这种映射方法比较简单，且地址转换速度快，但不够灵活，使得cache的存储空间得不到充分利用。

      2．全相联地址映射（fully associative mapping）主存中的每一块都可以映射到cache的任何一块位置上。这种映射方法比较灵活，cache的利用率高，但地址转换速度慢，且需要采用某种置换算法将cache中的内容调入调出，实现起来系统开销大。

      3．组相联地址映射（set associative mapping）组相联地址映射是直接地址映射和全相联地址映射的折中方案。主存和cache都分组，组间采用直接地址映射，而组内采用全相联地址映射。主存中的各块与cache的组号间有固定的映射关系，但可以自由映射到对应的cache组中的任何一块。如主存中的第0块可映射到cache的第0组的第0块或第1块；主存中的第1块可映射到cache的第1组的第2块或第3块等。这种映射方法比直接地址映射灵活，比全相联地址映射速度快。实际上，若组的大小为1时，就变成了直接映射；若组的大小为整个cache的尺寸时，就变成了全相联映射。

      三种映像方式难以区分速度优劣，各有优缺，速度不相上下。

      Cache不命中时，CPU在访问主存时，不仅将该字从主存取出，同时将它所在的主存块一并调入Cache，供CPU使用。

      主存到cache单元的地址转换由硬件完成。

      希赛网，拥有十五年软考培训经验，希赛网一直坚持自主研发，将丰富的软考培训经验有效融入教程研发过程，自成体系的软考在线题库（软考历年真题）、软考培训教材和软考视频教程，多样的培训方式包括面授、和，使考生的学习更具系统性，辅导更具针对性。采用全程督学机制，，软考平均通过率在全国。