指令流水线中的某部件如下图（a）所示。该部件的逻辑电路需要300ns，流水线段间缓冲寄存器r需要20ns、分析发现，该部件是此指令流水线的“速度瓶颈”，现在要求利用流水线技术对该部件内部进行优化设计。
分析该部件内部的逻辑电路，发现其可以分为6个模块，依次命名为A到F，延退时间分别为80、30、60、50、70和10ns，如图（b）所示。
假设，在这些模块之间插入流水线段间缓冲寄存器r，就可以进行子任务段的分段改造，流水线寄存器r的延迟时间仍然是20ns。
（1）（5分）如果将该部件改造为3任务段流水线，为了使其吞吐率最大化，应该将2个流水线寄存器r分别插在哪里？此时的最大吞吐率是多少？
（2）（5分）要得到吞吐率最大的设计，该部件内部至少改造为几级流水线？流水线寄存器r插在哪里？此时的最大吞吐率是多少？
（3）（5分）在（2）小题的优化设计基础上，如果连续完成100个处理，试计算该部件流水线的实际吞吐率，以及加速比（相比改造之前的速度）。
