2020年计算机学科专业基础综合考研真题答案及解析

本文提供2020年计算机学科专业基础综合考研真题答案及解析，以下为具体内容

1、某微处理器芯片内部采用哈佛结构，其L1 Cache分为指令Cache和数据Cache两部分，预取的指令必须放在指令Cache，缓存的数据必须放在数据Cache。关于指令Cache与数据Cache分离的设计，下述说法错误的是（）。

A、指令Cache只读不写，设计更简单。

B、数据Cache可读可写，需要解决Cache一致性问题。

C、指令和数据可以共享并充分利用Cache资源。

D、可避免指令流水线“取指令”、“取数据”冲突带来的结构相关。

2、希望通过改进某计算机的浮点数运算部件，使其运行某科学计算程序的性能达到原来的2倍。已知浮点数运算时间占该程序总运行时间的70%，则浮点数运算部件的速度提高到原来的（）倍，即可达到整体的性能目标。

A、2.5

B、3.5

C、4.5

D、5.5

3、有如下C语言程序段：char var1=-127;unsigned char var2=varl;执行上述两条语句后，var2的值为（）。

A、-127

B、127

C、128

D、129

5、行波进位加法器的最大缺点在于（）。

A、无法实现减法运算

B、进位信号传递延迟大，速度慢

C、无法判断溢出

D、硬件实现复杂，不易扩展

6、下述定点数乘法运算的实现方法中，速度最快的是（）。

A、布斯（Booth）法

B、原码一位乘法

C、阵列乘法器

D、利用加法和移位指令通过软件实现

7、计算机系统中的高速缓存（Cache）、主存、辅存（外存），可分别用下列哪些存储器实现？（）

A、DRAM、SRAM、磁盘

B、SRAM、DRAM、Flash

C、SRAM、Flash、DRAM

D、Flash、EPROM、磁盘

8、Cache用于临时存放CPU频繁使用的主存数据，主存单元地址与Cache单元地址之间的转换工作由（）完成。

A、硬件

B、系统软件

C、应用软件

D、程序员

9、某指令系统指令长为8位，每一地址码长3位，用扩展操作码技术。若指令系统具有2条二地址指令，20条零地址指令，则最多有（）条一地址指令。

A、12

B、13

C、14

D、15

10、下列微处理器中，不具有“指令系统简单”“Load/Store结构”、“强调优化编译技术”特点的是（）。

A、Intel Corei7

B、ARM Cortex-A76

C、IBM POWER9

D、龙芯3A3000

1、试题答案：C

试题解析：

根据题目可知，预取的指令必须放在指令Cache，缓存的数据必须放在数据Cache。因此指令和数据不可以共享。故本题选C。

2、试题答案：B

试题解析：

不妨设改进前该程序的执行时间为x，改进量即浮点数运算部件速度提高的倍数为n。根据Amdahl定律，改进后的执行时间=受改进影响的执行时间/改进量+不受影响的执行时间。带入本题的数据进行计算：0.5x=0.7x/n+(1-0.7)x，解得n为3.5。故本题选B。

3、试题答案：D

试题解析：

在给无符号变量var2赋值时，会发生隐式类型转换。根据C语言的规则，将有符号的char类型变量var1赋值给无符号的unsigned char类型变量var2时，会进行模运算。因此，根据题目中给出的初始化语句char var1=-127;，var1的值为-127。在执行unsigned char var2=var1;时，由于unsigned char的取值范围是0到255，发生了模运算。由于char类型默认是有符号的，取值范围是-128到127。因此，-127模256的结果是129。故本题选D。

5、试题答案：B

试题解析：

在串行进位的行波进位加法器中，关键因素是进位信号的传递延迟。行波进位加法器是一种级联的加法器结构，每一位的进位信号会从低位传递到高位，决定下一位的运算结果。因此，如果进位信号的传递延迟较长，会导致每一位的运算等待进位信号的到达，从而影响整个加法器的运算速度。故本题选B。

6、试题答案：C

试题解析：

阵列乘法器是一种硬件实现的乘法器，它通过将乘法操作分解为多个部分，并使用并行处理来实现高速乘法运算。阵列乘法器中的乘法器单元可以同时执行多个乘法操作，因此可以大大提高乘法运算的速度。故本题选C。

7、试题答案：B

试题解析：

一般Cache采用高速的SRAM制作其价格比主存贵，但因其容量远小于主存，因此能很好地解决速度和成本的矛盾。DRAM被广泛应用于计算机的主存。非易失性、长期反复使用的大容量闪速存储器还可替代磁盘，例如，在笔记本手掌型袖珍计算机中都大量采用闪速存储器做成固态盘替代磁盘，使计算机平均无故障时间大大延长，功耗更低，体积更小，消除了机电式磁盘驱动器所造成的数据瓶颈。故本题选B。

8、试题答案：A

试题解析：

硬件中的存储管理单元（MMU）负责进行地址转换，将CPU发出的主存地址映射到Cache中对应的地址。这个过程是由硬件电路实现的，与系统软件、应用软件或程序员无关。 MMU根据缓存的映射策略和地址映射表等进行地址转换，以实现高速缓存的有效使用。故本题选A。

9、试题答案：B

试题解析：

10、试题答案：A

试题解析：

Intel Core i7微处理器采用复杂的指令集架构（Complex Instruction Set Computing，CISC），指令系统相对复杂。它也采用了寄存器-内存结构，既可以直接访问内存，也可以通过寄存器间接访问内存。另外，它在优化编译技术方面并没有强调，而是更多依赖硬件性能优化。故本题选A。