考研计算机组成原理在线题库每日一练（七十一）

本文提供考研计算机组成原理在线题库每日一练，以下为具体内容

1、在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、s3和t2表示寄存器编号。下列指令对中，不存在数据冒险的是（ ）。

A、 I1和I3

B、 I2和I3

C、 I2和I4

D、 I3和I4

2、下列关于RISC的叙述中，错误的是（ ）。

A、RISC普遍采用微程序控制器

B、RISC大多数指令在一个时钟周期内完成

C、RISC的内部通用寄存器数量相对CISC多

D、RISC的指令数、寻址方式和指令格式种类相对CISC少

3、某机采用三级流水线组织，分别为取指令译码、计算地址、执行阶段。一部分指令取指令译码需要在 \( t_{1} \) 时间完成，另一些指令需要 \( t_{4} \) 时间完成；计算地址一部分指令需要 \( t_{2} \) 时间完成，另一些指令需要 \( t_{5} \) 时间才能完成；执行阶段一部分需要 \( t_{3} \) 时间完成，另一些指令需要 \( t_{6} \) 时间完成，则机器周期 T 应选         。

A、\( \mathrm{T}=\min \left(\mathrm{t}_{1}, \mathrm{t}_{2}, \mathrm{t}_{3}, \mathrm{t}_{4}, \mathrm{t}_{5}, \mathrm{t}_{6}\right) \)

B、\( \mathrm{T}=\mathrm{t}_{4} \)

C、\( \left(t_{1}+t_{2}+t_{3}+t_{4}+t_{5}+t_{6}\right) / 6 \)

D、\( \mathrm{T}=\max \left(\mathrm{t}_{1}, \mathrm{t}_{2}, \mathrm{t}_{3}, \mathrm{t}_{4}, \mathrm{t}_{5}, \mathrm{t}_{6}\right) \)

4、间址周期结束时，寄存器MDR中的内容为（ ）。

A、指令

B、操作数地址

C、操作数

D、无法确定

5、中断方式进行数据交换，CPU主频为1GHz，高速缓冲型寄存器32位，数据传输率100KB/s，中断开销为1000个时钟周期，CPU输入/出时间占整个CPU时间（ ）。

A、1.25%

B、2.5%

C、5%

D、12.5%

1、试题答案：C

试题解析：

【考点】本题考查计算机组成原理--中央处理器（CPU）--流水线技术--指令流水线的相关性--数据相关/数据冒险。
【解析】后续指令要使用前面指令的操作结果，而这一结果尚未产生或者未送到指定的位置，从而造成后续指令无法运行的局面称为数据冒险。未对数据相关进行特殊处理的流水线如下表所示。

指令I1在WB段（第5个时钟周期）才将计算结果写入寄存器s2中，但指令I3在其ID段（第4个时钟周期）就要从寄存器s2中读取该计算结果。因此存在I1和I3对存在RAW相关。故排除选项A；指令I2在WB段（第6个时钟周期）才将计算结果存入寄存器s3中，但指令I3在其ID段（第4个时钟周期）就要从寄存器s3中读取该计算结果。因此存在I2和I3对存在RAW相关。故排除选项B；指令I3在WB段（第7个时钟周期）才将计算结果存入寄存器s2中，但指令I4在其ID段（第5个时钟周期）就要从寄存器s3中读取该计算结果。因此存在I3和I4对存在RAW相关。故排除选项D。故本题选C。

2、试题答案：A

试题解析：

大部分RISC均具有以下特点：
（1）指令总数较少（一般不超过100 条）；
（2）基本寻址方式种类少（一般限制在2~3种）；
（3）指令格式少（一般限制在2~3种），而且长度一致；
（4）除取数和存数指令（Load/Store）外，大部分指令在单周期内完成；
（5）只有取数和存数指令能够访问存储器，其余指令的操作只限于在寄存器之间进行；
（6）CPU中通用寄存器的数目应相当多（32个以上，有的可达上千个）；
（7）为提高指令执行速度，绝大多数采用硬连线控制实现，不用或少用微程序控制实现；
（8）采用优化的编译技术，力求以简单的方式支持高级语言。
故本题选A。

3、试题答案：D

试题解析：

流水线的机器周期应按操作中最长时间来考虑。

4、试题答案：B

试题解析：

当遇到间接寻址的指令时，由于指令字中只给出操作数有效地址的地址，因此，为了取出操作数，需先访问一次存储器，取出有效地址，然后再访问存储器，取出操作数。这样，间接寻址的指令周期就包括取指周期、间址周期和执行周期3个阶段，其中间址周期用于取操作数的有效地址，因此间址周期介于取指周期和执行周期之间。故本题选B。

5、试题答案：B

试题解析：