滤波电容在嵌入式系统中的应用[3]

  低DCL<60A；

  小尺寸、低厚度3D片式封装；

  无引线框；

  标准引脚，与常规模压钽电容尺寸兼容。

  体去耦电容应用

  当今大量的嵌入式控制器是采用一种单板计算机（SBC）建立的。主导性的工业标准是PC/104，它规定了3.8“x3.6”的形状系数。新的更小的专有规格也在涌现，特别是基于16位和32位处理器的SBC。此外，PC/104SBC还必须做到多个PC/104板的stack-through（堆叠嵌入）连接，以充分利用4.0mm（0.16“）的最大安装元件高度。

  有相当数量的设计师还倾向于用一个微控制器或微处理器加选定外围元件，做自己的定制嵌入式控制器方案。这些方案或许可以在PCB上直接实现，同普通SBC一样也受到压缩空间的限制。

  所以，材料和封装结构必须做到使一个电容适合装入CPU和芯片组之间的十分小的空间，而不超出严格的高度限制。

  功率要求通常由微处理器或微控器制造商根据电压调节模块（VRM）而制定。大多数系统根据一个能提供多个电压值的同步降压转换器建立。通常，它们将提供1.5～1.8V、3.3V及5.0V的电压，分别给处理器核心、处理器与芯片组I/O，以及通用板上各个基础电单元。处理器核心电压或VCORE，通常是选择低ESR体电容时的一个主要难点。对合适电容技术的评估。

[1]  [2]  [3]  [4]