实现拆分大组合逻辑的方法过程讲解[3]
摘要：if（reset）counter0=0;elsecounter0=counter0+1;always@（posedgeclk）begincounterreg0<=counter0;if（counterreg0==4''b1111）outreg0<=1;elseoutreg0<=0;endassigncounter1=counterreg1+outreg0;always@（posedgeclk）begincounterreg1<=
if （reset）
counter0 = 0;
else
counter0 = counter0 + 1;
always @（posedge clk）
begin
counterreg0 <= counter0;
if （counterreg0 == 4'b1111）
outreg0 <= 1;
else
outreg0 <= 0;
end
assign counter1 = counterreg1 + outreg0;
always @（posedge clk）
begin
counterreg1 <= counter1;
if （counterreg1 == 4'b1111）
out <= 1;
else
out <= 0;
end
lflhust 写的程序没有达到逻辑拆分的目的，原因很简单，那个程序综合后生成的电路的流水线深度还是1。zf0579那个程序的流水线深度才是2，达到了拆分的目的。 作逻辑的出发点不是写HDL代码，而是在写代码前脑子里面要有你需要实现的逻辑的电路结构。
作逻辑的出发点不是写HDL代码，而是在写代码前脑子里面要有。你需要实现的逻辑的电路结构。
延伸阅读
通信工程师微信公众号
通信工程师备考资料免费领取
去领取
距离2025 通信工程师考试
还有- 0
- 3
- 7
专注在线职业教育24年
APP 
微信群 
扫描二维码
扫描二维码
