进行系统设计的Xilinx软件使用方法[2]

  5） 生成原理图对应的HDL文件 - 点击“Sources in Project”列表中的sch文件，在“Process”窗口选择“View HDL Functional Model”。这样会自动生成Schematic对应的HDL文件，其中例化了上面的各个模块。要改变HDL文件类型，可以改变Project属性中的“Generated Simulation Language”属性。

  6） 生成Symbol对应的HDL文件 - 在打开一个sym文件时，选择Tools -> Generate HDL Template from Symbol。此时可以选择生成VHDL还是Verilog的文件。

  7） 对每个模块的内容进行编写。

  Summary: 虽然我个人偏好使用HDL进行设计，但是在设计初期使用这种Schematic方法进行自顶向下的设计真的十分方便。首先它增强了设计的可维护性和可读性，使修改和传播都更为方便；其次由于它可以自动生成HDL代码，这样对下一步的设计也起到了简化操作的作用。

  Advice：在使用过程中碰到的几个问题希望以后Xilinx能解决

  1） 在编辑Symbol时改变复制后的PinName会同时改变原始PinName。

  2） Symbol Wizard可以添加bus，只要给Pin命名A（4:0）就可以。

  3） 只能在Pereference里改颜色，而不能改变某一特定连线的颜色，以起到区分控制线/数据通路的作用。

[1]  [2]