2026上半年嵌入式系统设计师考试知识点你掌握了吗？希赛网整理的这份2026上半年嵌入式系统设计师考试知识点自查清单资料请查收，考生可对照该资料对自己的知识点掌握程度进行一个摸排，以便及时合理的调整学习计划。本资料的PDF版本可在本文文首本文资料处或文末的资料下载栏目下载。

2026上半年嵌入式系统设计师考试知识点自查清单部分内容如下：

1.数据的表示

采用n位补码（包含一个符号位）表示数据，可以直接表示数值（  ）。

A.2n

B.-2n

C.2(n-1)

D.-2n-1

答案：D

解析：在计算机中，n位补码（表示数据位），表示范围是[-2n-1，+2n-1-1]，其中最小值是人为定义，以n=8为例，其中-128的补码是人为定义的1000 0000。根据补码表示的范围，D选项是属于范围内的数据。所以正确答案是D。

2.计算机的组成

CPU在执行指令的过程中，会自动修改（  ）的内容，以便使其保持的总是将要执行的下一条指令的地址。

A.指令寄存器

B.程序计数器

C.地址寄存器

D.指令译码器

答案：B

解析：CPU执行指令的过程中，会自动修改PC的内容，PC是指令计数器，用来存放将要执行的下一条指令，本题选择B选项。

对于指令寄存器（IR）存放即将执行的指令，指令译码器（ID）对指令中的操作码字段进行分析和解释，地址寄存器（AR），不是我们常用的CPU内部部件，其作用是用来保存当前CPU所要访问的内存单元或I/O设备的地址。

3.流水线

下列关于流水线方式执行指令的叙述中，不正确的是（  ）。

A.流水线方式可提高单条指令的执行速度

B.流水线方式下可同时执行多条指令

C.流水线方式提高了各部件的利用率

D.流水线方式提高了系统的吞吐率

答案：A

解析：本题要求选择不正确的叙述。其中A流水线方式可提高单条指令的执行速度是不正确的，对于只有单条指令的情况下，流水线方式与顺序执行时没有区别。流水线的原理是在某一时刻可以让多个部件同时处理多条指令，避免各部件等待空闲，由此提高了各部件的利用率，也提高了系统的吞吐率。

4.多级存储结构

在CPU的内外常设置多级高速缓存（Cache），其主要目的是（  ）。

A.扩大主存的存储容量

B.提高CPU访问主存数据或指令的效率

C.扩大存储系统的容量

D.提高CPU访问外存储器的速度

答案：B

解析：存储系统多级层次结构中，由上向下分为三级：高速缓冲存储器cache，主存储器和辅助存储器组成。从上到下，容量逐渐增大，速度逐渐降低，但成本逐渐减少。

5.I/O控制方式

如果I/O设备与存储设备进行数据交换不经过CPU来完成，这种数据交换方式是（  ）。

A.程序查询方式

B.中断方式

C.DMA方式

D.无条件存取方式

答案：C

解析：本题考查计算机系统硬件方面关于DMA方式的基础知识。

DMA方式，即“直接存储器访问”方式，是一种快速传送大量数据的技术，DMA方式传送数据时，是通过直接访问存储器来完成，而不经过CPU，因此省去了保存现场和恢复现场的问题。

DMA方式的工作过程是：

1、向CPU申请DMA传送；

2、CPU允许后，DMA接受系统总线的控制权；

3、在DMA控制器的控制下，在主存和外部设备之间直接交换数据，DMA将传输的数据从一个地址空间复制到另一个地址空间，传送过程中不需要中央处理器参与，传送开始前需要CPU提供传送数据的主存起始地址和数据长度；

4、传送结束后，向CPU返回DMA操作完成信号。