摘要:通信专业基于VHDL语言的CPSK调制设计和仿真:CPSK调制器模型主要由计数器和二选一开关等组成。计数器用于对时钟信号的分频与计数,并输出两路相位相反的数字载波信号;在基带信号的控制下,对两路信号进行选通,输出即为CPSK信号。
1、基于VHDL语言的CPSK调制设计、仿真
(1)设计实现框图及符号
框图和设计符号如图3-16所示。CPSK调制器模型主要由计数器和二选一开关等组成。计数器用于对时钟信号的分频与计数,并输出两路相位相反的数字载波信号;在基带信号的控制下,对两路信号进行选通,输出即为CPSK信号。
(2)2CPSK信号实现的VHDL程序(见附页E)
(3)基于ALTEREDA的2CPSK调制仿真结果
图3-17所示为仿真结果。载波信号fl、f2通过时钟分频而得到(四分频),且滞后系统时钟一个elk;输出信号y滞后载波信号一个elk,滞后系统时钟两个elk;fll、f22为测试方便而设。
2、2BPSK信号的解调
2CPSK信号的幅度是恒定的,解调方式必为相干解调。因为2CPSK信号是抑制载波的双边带信号,不存在载波分量,所以必须通过非线性变换来产生载频分量。方法常用两种:一是图3-18(a)所示的平方环;另一种是图3-18(b)所示的科斯塔斯(Costas)环。
需要指出的是,在平方环和科斯塔斯环的鉴相曲线上,各点均是平衡点。锁相环工作时可能锁定在任何一个平衡点上。这就意味着恢复出来的载波可能和理想载波同相或反相。这种相位关系的不确定性(称为0、π相位模糊问题),有可能使解调恢复的信号与原基带信号极性完全相反,显然这是数字通信中不能容忍的,改进的最有效方法就是将数字基带信号进行差分编码。
完整的2CPSK的解调电路如图3-19所示。
返回目录:
编辑推荐:
通信工程师备考资料免费领取
去领取